快捷搜索:  test  as

关于嵌入式处理器IP选型的重要指标

处置惩罚器指令集架构(ISA)的代码密度对在现实天下中的SoC处置惩罚器的能耗效率有很大年夜的影响。在选择嵌入式SoC处置惩罚器时,功耗和面积平日是主要被斟酌的,但另一个主要身分,每每在这样的评料中被漠视了:处置惩罚器指令集架构(ISA)的代码密度。

一个慎密的指令集孕育发生较小的代码,导致少取指令。这对付能效有着重大年夜的影响,由于从片上存储器取指令所应用的能耗远弘远年夜于CPU履行指令所需的。

大年夜若干? 2010年斯坦福大年夜学詹姆斯·贝尔福的博士论文对高效的嵌入式谋略钻研注解,对付一个范例的32位RISC处置惩罚器,从一个2字节的片上缓存取指令所耗损的能量比一个32位的加法运算(在一个范例的45纳米CMOS制程)多耗损的多6.8倍.

Dally等人的另一项颁发在IEEE谋略机的钻研发明,范例的嵌入式处置惩罚器的能耗的42%来自取指,而只有6%的被耗损于履行实际的算术运算。这些钻研都应用一个小的片上指令缓存。事实上指令每每更必要造访较大年夜的片上以致片外存储,那么功耗的影响将被放大年夜, 系数6.8倍将变为50倍或更多。

这里的结论是明确的:应用必要较少指令的ISA,比简单地选择一个履行更有效的处置惩罚器在是节能上更有赞助.对一颗CPU而言, 面积(门应用)是另一种处置惩罚器选择的常见标准。但SoC为法度榜样存储器所需的面积的要大年夜得多,尤其是对非密集的代码。

一样平常轨则是约1千比特的片上SRAM盘踞的面积与1K的逻辑门相同。将此规则利用于一些范例的处置惩罚器所得的面积的结果,如图2中曲线所示。 (在这里处置惩罚器的面积预计范围从小型8位处置惩罚器的8K门到先辈的64位处置惩罚器的100K门,而得当嵌入式法度榜样的的片上代码存储空间预计范围从2至32千字节。)

此图清楚地注解,对大年夜多半32位嵌入式SoC ,法度榜样存储器是CPU面积的两倍或两倍以上。更为紧凑的代码显然必要更小的法度榜样存储器。是以,在只斟酌CPU所需门数的环境下, 选择采纳了紧凑ISA的处置惩罚器可以显明低落SoC面积。

以上斟酌匆匆成了我们所供给的BA22系列的32位处置惩罚器内核,其对任何必要斟酌低功耗的处置惩罚器系统都很有代价。我们信托BA22 ,在同业业中具有最优的代码密度,预计比ARM ?的Thumb- 2 ISA的代码密度最高能有20 %的提升。

有竞争力的机能( 2.1或以上Coremarks/兆赫) ,面积(15K门起), 时钟频率(在65nm - LP 将跨越400 MHz)和功率效率(0.02毫瓦/兆赫兹),由于出众的代码密度,使得BA22成为功耗敏感的深嵌入系统CPU IP的最佳选择之一。

您可能还会对下面的文章感兴趣: